हाल ही में IEDM सम्मेलन के दौरान, अर्धचालक बिजलीघर, TSMC ने 2030 तक एक ट्रिलियन से अधिक ट्रांजिस्टर वाले चिप पैकेज विकसित करने की महत्वाकांक्षी योजनाओं की रूपरेखा तैयार की। यह अभूतपूर्व लक्ष्य TSMC के रणनीतिक रोडमैप का हिस्सा है, जिसका उद्देश्य 3D स्टैकिंग तकनीक की क्षमता और N2 से N1 नोड्स तक की प्रगति का उपयोग करना है।
कंपनी की रणनीति में 200 बिलियन ट्रांजिस्टर तक का समर्थन करने के लिए मोनोलिथिक डिज़ाइन विकसित करना शामिल है। उनके दूरंदेशी एजेंडे के हिस्से के रूप में, TSMC ने 2025 और 2027 के बीच N2/N2P प्रक्रियाओं की शुरुआत का अनुमान लगाया है। आगे की ओर देखते हुए, TSMC को दशक के अंत तक A10 (1nm) और A14 (1.4nm) तकनीकों को आगे बढ़ाने की उम्मीद है।
यह कदम मॉड्यूलर चिप आर्किटेक्चर की ओर एक व्यापक उद्योग बदलाव का संकेत है, एक प्रवृत्ति जिसे TSMC के प्रतियोगियों ने भी अपनाया है, जिसमें AMD और Intel शामिल हैं। अधिक परिष्कृत और मॉड्यूलर डिजाइनों की दिशा में प्रगति से उच्च प्रदर्शन कंप्यूटिंग की बढ़ती मांग और कम्प्यूटेशनल कार्यों की लगातार बढ़ती जटिलता को पूरा करने की उम्मीद है।
यह लेख AI के समर्थन से तैयार और अनुवादित किया गया था और एक संपादक द्वारा इसकी समीक्षा की गई थी। अधिक जानकारी के लिए हमारे नियम एवं शर्तें देखें।